年が経つにつれて、プロセッサはますます小さなコンポーネントのおかげで高速になります。しかし、小さなチェーンができることの限界に近づくにつれて、私たちはどこに行くのでしょうか？1つの答えは、チップをウェーハのサイズにすることです。
「ワッフルスケール」とは？
プロセッサなどの集積回路デバイスは、シリコンチップから作られています。デバイスを作成するために、巨大な円筒形のシリコン結晶が円形のウェーハに切断されます。次に、いくつかのチップがウェーハ表面にエッチングされます。チップの準備ができたら、欠陥のあるブロックを見つけるためにチェックされ、マークが付けられます。
ワーキングチップはウェーハから切り出され、販売用の完成品としてパッケージ化されます。「出力」は、ウェーハから得られる動作中のチップの数です。欠陥のあるチップのために、またはそれがスクラップであるために失われたウェーハの部分は、動作中のチップから生成されたお金と交換する必要があります。
ウェーハスケールのチップは、ウェーハ全体を単一のプロセッサに使用します。素晴らしいアイデアのように聞こえますが、いくつかの大きな問題がありました。
ワッフルスケールチップは不可能に見えた
何年にもわたって、シリコンウェーハ全体を「統合」するためのいくつかの試みがありました。問題は、チップの製造プロセスが完全ではないことです。完成したプレートには必ず欠陥があります。
同じチップの複数のコピーをウェーハに印刷した場合、いくつかの壊れたチップは世界の終わりではありません。ただし、1つのCPUが機能するには、完璧である必要があります。したがって、ウェーハ全体を統合しようとすると、これらの避けられない欠点により、巨大なチップ全体が役に立たなくなります。
この問題を回避するために、エンジニアは全体として機能する大規模なプロセッサを設計する方法を再考する必要がありました。これまでのところ、実用的なウェーハスケールプロセッサを作成できたのは1社だけであり、それを実現するには深刻な技術的問題を解決する必要がありました。
セレブラWSE-2
脳
CerebrasSystemsのWafer- ScaleEngine2は、非常に大規模なチップです。スマートフォン、ラップトップ、デスクトップなどのさまざまなデバイスで使用されている7nmおよび5nmチップと同様の7nmプロセスを使用します。
WSE-2は、高速接続の大規模なネットワークによって相互に接続されたコアのネットワークとして設計されています。このプロセッサコアモジュールのネットワークは、一部のコアに障害が発生している場合でも通信できます。WSEは、各ウェーハの期待される出力に一致するように、宣伝されているよりも多くのコアを持つように設計されています。これは、各チップに欠陥がありますが、計算されたパフォーマンスにはまったく影響しないことを意味します。
WSE-2は、「ディープラーニング」と呼ばれる機械学習技術を使用してAIアプリケーションを高速化するように特別に設計されています。深層学習タスクに使用される最新のスーパーコンピューターと比較して、WSE-2は数桁高速であり、消費電力も少なくて済みます。
ウェーハスケールプロセッサの利点
ウェーハスケールのCPUは、最新のスーパーコンピューター設計の問題の多くを解決します。スーパーコンピューターは、ネットワークに接続された多数のより小さく、より単純なコンピューターで構成されています。このタイプの設計のタスクを注意深く設計することにより、そのすべての計算能力を組み合わせることができます。
ただし、この一連のスーパーコンピューターの各コンピューターには独自のサポートコンポーネントが必要であり、このネットワーク上の多数の個別のCPUパッケージ間の距離が長くなると、多くのパフォーマンスの問題が発生し、リアルタイムで実行できるワークロードの種類が制限されます。
ウェーハサイズのCPUは、数十または数百台のコンピューターの処理能力を、単一の電源装置によって制御される単一の集積回路に効率的に統合し、すべてが単一のシャーシに収容されます。さらに、複数のウェーハサイズのコンピューターをネットワーク接続して、従来のスーパーコンピューターを作成することもできますが、その速度は飛躍的に向上します。
残りのウェーハスケールプロセッサ？
スーパーコンピューターを構築しようとしない主流のユーザー向けにウェーハスケールの製品を入手する可能性は低いですが、家電製品にも明らかな「大きいほど良い」という哲学の要素があります。
優れた例は、AppleのM1 Ultra System-on-a-Chip（SoC）です。これは、高速相互接続によって接続された2つのM1 Max SoCであり、2倍のリソースを持つ単一のシステムを形成します。
AMD CPUの設計では、「チップレット」も利用しています。これは、CPUコアのブロックであり、独立して製造し、別のタイプの高速相互接続を使用して「接着」することができます。プロセッサ上の回路が縮小しなくなったので、今日使用しているより一般的な2D回路ではなく、複雑な3D回路を使用して、プロセッサを構築するときが来ました。
コメントを残す