PCI-SIGがPCIe6.0の公式仕様を発表

PCIe 5.0接続は、Intel AlderLakeプラットフォームのおかげで市場に出回ったばかりです。ただし、PCI接続規格の定義を担当するコンソーシアムであるPCI-SIGは、PCIe6.0インターフェイスの公式仕様をすでに共有しています。

PCI-SIGがPCIe5.0規格を発表してから3年になります。コンソーシアムは現在、PCIe6.0の後継機を公に発表しています。仕様によると、新しい規格は、PCIe 5.0の2倍のデータ転送速度、最大64 GT / s、x16レーンで最大256 GB / sの最大双方向帯域幅（レーンあたり8 GB / s）を提供します。

新しい規格の設計は、4倍レベルの信号パルス振幅変調（PAM4）が可能な固定サイズのフロー制御ブロック（Flit）コーディングのおかげで、より低い遅延も提供します。さらに、前方誤り訂正（FEC）と巡回冗長検査（CRC）を使用して、PAM4シグナリングによる特大のビットエラーパフォーマンスを低減します。

以前の標準と同様に、第6世代は古いPCIeテクノロジーと下位互換性があり、ユーザーは新しいインターフェイスで古いデバイスを使用できます。